電子回路の電磁ノイズ対策基本10項目、試作で失敗しないための設計チェックリスト
試作は順調だったのに、いざ製品として世に出そうとしたら思わぬ壁にぶつかる。その一つがEMC（電磁両立性）試験です。製品が発する電磁ノイズが規制値を超えたり、外部からのノイズで誤動作したりしないかを確認する重要な試験ですが、ここで不合格となるケースは少なくありません。特に電磁ノイズ対策は、設計の後工程で「付け足す」ものではなく、設計初期段階から意識して取り組む必要があります。
EMC試験で不合格となる製品の多くは、試作段階での対策不足が原因です。設計を終えてから対策を施そうとすると、基板の再設計や部品の追加など、多大な時間とコストがかかってしまいます。初回試作で意識すべき電磁ノイズ対策の基本を理解し、設計に組み込むことで、手戻りを減らし、スムーズな製品化を目指しましょう。
なぜ設計段階でのノイズ対策が重要なのか
電磁ノイズは、電子回路が動作する際に発生する不要な電磁波や電流のことです。これが他の機器に影響を与えたり、自らの機器の誤動作を引き起こしたりします。EMC試験では、製品が発するノイズ（EMI：電磁妨害）と、製品が外部ノイズに対して持つ耐性（EMS：電磁感受性）の両方が評価されます。
ノイズ対策が不十分なまま設計を進めると、プリント基板の配線がアンテナのようになってノイズを放射したり、部品間の結合によってノイズが伝播したりします。これらの問題は基板が完成し、EMC試験で初めて顕在化することが多く、その時点での修正は非常に困難です。そのため、設計初期からノイズの発生源を抑え、伝達経路を遮断する工夫を盛り込むことが、製品開発を成功させる鍵となります。
初回試作で意識すべき電磁ノイズ対策の基本10項目
ここでは、電子回路設計において特に重要な電磁ノイズ対策の基本項目を10個に絞り、具体的なポイントを解説します。
1. グラウンドプレーンの適切な設計
グラウンドプレーン（GNDプレーン）は、安定した基準電位を提供し、ノイズのリターンパス（帰還経路）を確保する上で非常に重要です。
- ベタGNDの採用: 基板の層を広くグラウンドにすることで、低インピーダンスのリターンパスを形成し、ノイズの発生を抑えます。
- GNDの分割に注意: やむを得ずGNDを分割する場合は、分割箇所を信号がまたがないように注意が必要です。信号がGNDの分割線をまたぐと、リターンパスが長くなり、ノイズを発生させやすくなります。
2. デカップリングコンデンサの適切な配置
ICなどの電源ピンにデカップリングコンデンサ（パスコン）を配置することで、電源ラインのノイズを吸収し、ICの安定動作を助けます。
- ICの電源ピンに直結: コンデンサはICの電源ピンとGNDピンの間にできるだけ短く、かつ近く配置します。
- 容量と周波数特性: 高周波ノイズには低容量のセラミックコンデンサ、低周波ノイズには大容量の電解コンデンサなど、用途に応じた容量と周波数特性を持つコンデンサを選びます。
3. 電源・グラウンド配線の強化
電源ラインやグラウンドラインは、ノイズの伝達経路になりやすいため、低インピーダンスに保つことが重要です。
- 太く短く配線: 配線幅を広くすることで抵抗成分を減らし、配線長を短くすることでインダクタンスを低減します。
- 電源層・グラウンド層の利用: 多層基板では、電源層とグラウンド層を設けることで、安定した電源供給とリターンパスを確保できます。
4. 信号配線のルーティング最適化
信号配線はノイズの発生源にも伝達経路にもなり得るため、慎重なルーティングが求められます。
- クロストーク対策: 高速信号線やノイズに弱い信号線は、他の信号線から離して配線します。並行配線は避け、直交させるなどの工夫も有効です。
- ループ面積の最小化: 信号線とリターンパスが形成するループ面積を最小限にすることで、ノイズの放射・受信を抑えます。
- 差動信号のペア配線: 差動信号はノイズに強いですが、ペアで等長に、かつ密接に配線することで、コモンモードノイズの影響をさらに低減できます。
5. シールドの活用
電磁波を遮蔽するシールドは、ノイズの放射・侵入を防ぐ効果的な手段です。
- 金属筐体の利用: 製品全体を金属筐体で覆うことで、外部からのノイズ侵入や内部からのノイズ放射を大幅に抑制できます。
- シールドケースの設置: ノイズ源となる部品（発振器など）やノイズに弱い部品（RF回路など）を個別にシールドケースで覆うことも有効です。
6. フィルタの選定と配置
特定の周波数帯のノイズを減衰させるフィルタは、ピンポイントな対策に有効です。
- フェライトビーズ: 高周波ノイズを吸収し、熱に変換します。電源ラインや信号ラインに直列に挿入します。
- コモンモードチョーク: コモンモードノイズに効果的です。特に外部I/Oポートやケーブルの対策に用いられます。
7. クロック信号の適切な扱い
クロック信号は高い周波数で動作するため、強力なノイズ源となります。
- 終端処理: 高速なクロック信号には、インピーダンスマッチングのための終端抵抗を適切に配置します。
- GND層の直上・直下: クロック配線は、安定したGND層の直上または直下に配置し、リターンパスを確保します。
- 他の信号線からの隔離: クロック配線は、他の信号線から物理的に離して配置し、クロストークを防ぎます。
8. 筐体設計との連携
電子回路基板だけでなく、筐体全体でのノイズ対策が重要です。
- 開口部の最小化: 筐体の開口部（コネクタ、ディスプレイ窓など）は、ノイズの漏洩や侵入経路となります。可能な限り小さくし、必要に応じて導電性ガスケットなどでシーリングします。
- 金属筐体の導通: 金属筐体の各部品が電気的に導通していることを確認し、シールド効果を最大限に引き出します。
9. ケーブルの取り扱い
外部に接続されるケーブルは、アンテナとしてノイズを放射・受信する可能性があります。
- シールドケーブルの利用: 信号ケーブルや電源ケーブルにシールド付きのものを使用し、シールドを適切にGNDに接続します。
- フェライトコアの装着: ケーブルにフェライトコアを装着することで、高周波ノイズの放射・受信を抑制できます。
- ケーブル長の最短化: 可能な限りケーブルを短くすることで、アンテナ効果を低減します。
10. I/Oポートのノイズ対策
USBやLAN、オーディオなどのI/Oポートは、外部と接続されるため、ノイズの侵入経路になりやすい部分です。
- ESD保護素子の設置: 静電気放電（ESD）から回路を保護するための素子（TVSダイオードなど）を、ポートの直近に配置します。
- フィルタの挿入: LCフィルタやコモンモードチョークなどを挿入し、外部からのノイズ侵入を防ぎます。
設計初期段階での対策が製品化を早める
これらの対策は、設計の早い段階で意識し、回路図や基板レイアウトに反映することが何よりも重要です。後から対策を施そうとすると、基板の再設計や部品の追加、試験のやり直しなど、開発期間の延長やコスト増大につながります。特に、技適やPSE、CEなどの各種認証取得を目指す製品では、EMC試験が必須となる場合がほとんどです。最新の情報は所管機関で確認してください。
製品開発を35年以上手掛けてきた当社では、機構設計から電子基板、組み込みソフト、クラウド、そして量産まで、製品づくりの全工程を一社でまとめています。EMC試験対策も設計初期段階から支援し、認証取得をスムーズに進められるようサポートしています。試作段階で電磁ノイズ対策に課題を抱えている方、EMC試験で不合格になって困っている方も、まずはお気軽にご相談ください。初回相談は無料です。